Die Shrink是半导体工艺中利用更先进的工艺对原有的设计进行缩小的技术。这主要是通过更先进的光刻工艺来实现的。
Die Shrink是半导体工艺中利用更先进的工艺对原有的设计进行缩小的技术。这主要是通过更先进的光刻工艺来实现的。
比如在45nm工艺下的器件模型、参数我们在Shrink后仍能保持不变。那么我们就可以将基于45nm设计的芯片整体缩小，而功能不变。这种技术方法就称之为Die Shrink。
通常所说的Shrink是Half-Node Shrink，在上面的例子中，45nm进行Shrink后，我们可以得到40nm的工艺。
下面的表格列出了 ITRS Die Shrink的工艺：
| Main ITRS node(nm) |
Stop gaphalf-node(nm) |
Shrink Percentage |
|---|---|---|
| 180.00 | 150.00 | 83.33% |
| 130.00 | 110.00 | 84.62% |
| 90.00 | 80.00 | 88.89% |
| 65.00 | 55.00 | 84.62% |
| 45.00 | 40.00 | 88.89% |
| 32.00 | 28.00 | 87.50% |
| 22.00 | 20.00 | 90.91% |
| 16.00 | 14.00 | 87.50% |
| 11.00 | 10.00 | 90.91% |
在网上找到的一种Die Shrink的解释：
通常称shrink的process为half-node.例如，0.25um/0.18um/0.13um/90nm等都是我们熟知的technology node, 但是foudry为了让客户可以gain更多的gross die会提供shrink process (half-node), 0.22um/0.16um/0.11um/80nm等。
至于shrink methodology，每家都有自己的know how。像楼主所提到的是比较常见的做法，digital parts do directly shrink 90%。由于poly gate对device 影响比较大，而且为了防止HCI， 都会把poly length胀回去。因此，对process而言，shrink主要是吃spacing的margin.
参考：
- http://en.wikipedia.org/wiki/Die_shrink
- http://www.2ic.cn/thread-339535-1-1.html