只用过Synopsys的Tool，看到有人做了个后端工具的比较，感觉评价还比较靠谱，转之。
只用过Synopsys的Tool，看到有人做了个后端工具的比较，感觉评价还比较靠谱，转之。
原文全文：
- http://blog.sina.com.cn/s/blog_6440944501017dlt.html
今天看到EE上有人问到底是ICC好，还是Encounter好，也有必要帮着分析一下，于是写下如下文字，哈哈，还望笑纳。
市面上还有其它四个布局布线工具可选，Cadence的EDI， Synopsys的IC Compiler, Mentor 的Olympus，还有Magma的Talus。
对于芯片规较小，频率不高的芯片，Magma的Talus一出现，其惊艳的表现，让一天一夜流片的梦想成为现实，快速的设计和时序收敛曾经一度令EDA的两大始祖黯然失色，但自2012年，Magma被Synopsys收购，Talus不得不面临寿终正寝的命运。Synopsys这个后娘，自收购之念缘起，就决定了将其泯灭于置若惘然的懈怠，这颗鲜嫩的奇葩也只能承受红颜薄命的嗟叹了，而那些热衷于其的工程师也不得不见异思迁了，另寻新欢了，当然不排除个别沉迷者执着到沉沦颓废直至落寞。
Mentor的Olympus穿着MMMC的华衣绚丽登场，在09年春夏交替之际，40nm下爆增的工艺检查条件，Olympus也曾一度让人觉得她是应运而生的尤物，但是，近年来其MMMC的优势也被一些专门用于时序ECO的点工具所弱化，Cadence的ETS MMMC-ECO， Dorado 的Tweaker采用ECO的方式对多个工艺角进行增量优化的方式，相比较于这种将多个模式吃入PR工具同时进行优化，Olympus会占用更多内存和和成倍的运行时间。 所以Olympus凭借MMMC这一点换来只能是一夜情，benkmark一场，便杳无音信，最后不得而终了。大多数design house选择EDA工具，好比选娘子，实用为上策，上的厅堂，下的厨房的才是首选。
IC Compiler与Encounter一直以来是棋逢对手，市场占有率是平分秋色，他们彼此生存在对方的不足，却迷失于自己的专长。
在过去的几年里，ICC的标准单元放置在时序收敛上有着较好的口碑，但是随着Cadence 与ARM合作的紧密，活跃在Giga-Hz设计领域的物理综合越来越发挥着突出的优势，Cadence 的RC Physical与EDI 相结合利用，将ARM系列CPU的性能推进到新的顶峰，这一杰出的表现一扫Encounter这些年来在placement上时序收敛不足的阴影。而Encounter的布线器Nanoroute引以为豪的布线速度和布通率，曾经一度在业界内让人觉得望尘莫及，但是在它还没有来得及征服更多的ICC用户，便随着Zroute在2010年的成熟变得非常被动。
Encounter发挥了他一贯的优势，在floorplan和hierarchical-partition 上依然保留着领先的地位，无论是手动编辑的可灵活性，还是虚拟原型设计的易操作性，与Virtuoso几乎相同的界面的操作快捷以及可统一共享的数据库，也会让layout工程师情有独钟，为数模混合信号设计提供了便利。同样ICC凭借其DC/PT在前端的接近统治地位的身份，随着基于同一Power Intent的低功耗设计的推进，对诸多客户所选择的前端SYNPOSYS，后端Cadence的传统流程变种一种顾忌，就这一点来说，Cadence是有点悲情的，对于low power设计，CPF是Cadence最早提出的设想，8年以来，积累了诸多的流片经验，但是最终还是面临着被UPF洗牌的命运。Cadence似乎一直在重复着这样的悲情，它引领着整个IC后端设计的潮流，几乎每一个开拓性的想法都来源于其，但是最终都会被S赶上并超越。